 Synopsys綜合培訓(xùn)班 |
|
班.級.規(guī).模.及.環(huán).境 |
|
為了保證培訓(xùn)效果，增加互動環(huán)節(jié)，我們堅持小班授課，每期報名人數(shù)限5人，多余人員安排到下一期進行。 |
|
上課時間和地點 |
上課地點：【上海】：同濟大學(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：深圳大學(xué)成教院/ 電影大廈(地鐵一號線大劇院站)【北京分部】：福鑫大樓/北京中山學(xué)院 【武漢分部】：佳源大廈（高新二路） 【南京分部】：金港大廈(和燕路)
【成都分部】：領(lǐng)館區(qū)1號（中和大道）
最近開課時間(連續(xù)班/周末班/晚班）：Synopsys綜合培訓(xùn)班：2025年12月15日..以質(zhì)量贏得尊重節(jié)假日班火熱報名中.....實戰(zhàn)培訓(xùn)......直播、現(xiàn)場培訓(xùn)皆可....用心服務(wù)..............--即將開課----即將開課，請咨詢客服。 |
|
學(xué)時 |
◆課時： 共6天,36學(xué)時
◆外地學(xué)員：代理安排食宿（需提前預(yù)定）
☆合格學(xué)員免費頒發(fā)相關(guān)資格證書，提升您的職業(yè)資質(zhì)
作為最早專注于嵌入式培訓(xùn)的專業(yè)機構(gòu)，曙海嵌入式學(xué)院提供的證書得到本行業(yè)的廣泛認(rèn)
可，學(xué)員的能力得到大家的認(rèn)同。
☆合格學(xué)員免費推薦工作
★實驗設(shè)備請點擊這兒查看★ |
|
.最.新.優(yōu).惠. |
|
◆團體報名優(yōu)惠措施：兩人95折優(yōu)惠，三人或三人以上9折優(yōu)惠 。注意：在讀學(xué)生憑學(xué)生證，即使一個人也優(yōu)惠500元。 |
|
.質(zhì).量.保.障. |
|
1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓(xùn)班中重聽；
2、培訓(xùn)結(jié)束后,培訓(xùn)老師留給學(xué)員手機和Email,免費提供半年的技術(shù)支持，充分保證培訓(xùn)后出效果；
3、培訓(xùn)合格學(xué)員可享受免費推薦就業(yè)機會。 ☆合格學(xué)員免費頒發(fā)相關(guān)工程師等資格證書，提升您的職業(yè)資質(zhì)。專注高端培訓(xùn)13年，曙海提供的證書得到本行業(yè)的廣泛認(rèn)可，學(xué)員的能力得到大家的認(rèn)同，受到用人單位的廣泛贊譽。 |
Synopsys綜合培訓(xùn)班
|
培訓(xùn)方式以講課和實驗穿插進行
課.程.描.述 ：
Course Objectives
1) Acquire basic skill to analyze and optimize for power using Synopsys Power Complier
2) Use prime Power to perform full—chip, accurate dynamic power analysis?
Course target
Design engineers who perform gate level power analysis?
Prerequisite?
You should have experience in the following areas:?
Understanding of digital IC design
Working knowledge of Design Complier
Knowledge of Verilog or VHDL Simulation
Experience with UNIX and text editor
Writing scripts using Tcl
Reading and lingking a gate—level netlist in PT or DC
Simulation of designs in Verilog or VHDL
|
課程表 聯(lián)系我 在線聊 報名 付款 我們 QQ聊 切換寬屏