 Minimizing your design time with Chipscope pro debug |
|
班.級.規(guī).模.及.環(huán).境 |
|
為了保證培訓效果，增加互動環(huán)節(jié)，我們堅持小班授課，每期報名人數(shù)限5人，多余人員安排到下一期進行。 |
|
上課時間和地點 |
上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：深圳大學成教院/ 電影大廈(地鐵一號線大劇院站)【北京分部】：福鑫大樓/北京中山學院 【武漢分部】：佳源大廈（高新二路） 【南京分部】：金港大廈(和燕路)
【成都分部】：領館區(qū)1號（中和大道）
最近開課時間(連續(xù)班/周末班/晚班）：Minimizing your design time with Chipscope pro debug：2025年12月15日..以質(zhì)量贏得尊重節(jié)假日班火熱報名中.....實戰(zhàn)培訓......直播、現(xiàn)場培訓皆可....用心服務..............--即將開課----即將開課，請咨詢客服。 |
|
學時 |
◆課時： 共6天,36學時
◆外地學員：代理安排食宿（需提前預定）
☆合格學員免費頒發(fā)相關資格證書，提升您的職業(yè)資質(zhì)
作為最早專注于嵌入式培訓的專業(yè)機構，曙海嵌入式學院提供的證書得到本行業(yè)的廣泛認
可，學員的能力得到大家的認同。
☆合格學員免費推薦工作
★實驗設備請點擊這兒查看★ |
|
.最.新.優(yōu).惠. |
|
◆團體報名優(yōu)惠措施：兩人95折優(yōu)惠，三人或三人以上9折優(yōu)惠 。注意：在讀學生憑學生證，即使一個人也優(yōu)惠500元。 |
|
.質(zhì).量.保.障. |
|
1、培訓過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓班中重聽；
2、培訓結束后,培訓老師留給學員手機和Email,免費提供半年的技術支持，充分保證培訓后出效果；
3、培訓合格學員可享受免費推薦就業(yè)機會。 ☆合格學員免費頒發(fā)相關工程師等資格證書，提升您的職業(yè)資質(zhì)。專注高端培訓13年，曙海提供的證書得到本行業(yè)的廣泛認可，學員的能力得到大家的認同，受到用人單位的廣泛贊譽。 |
Minimizing your design time with Chipscope pro debug
|
 課程介紹 |
隨著 FPGA 設計變得越來越復雜，設計者也在不斷探索縮短設計和調(diào)試時間的方法。功能強大而又簡便易用的 ChipScope? Pro 工具解決方案有助于最小化調(diào)試和驗證所需的時間。為期1天的課程將向您展示調(diào)試邏輯和高速設計，進而縮短總設計開發(fā)時間的有效方法。此次培訓提供動手實驗，以便向您展示ChipScope Pro 工具是如何解決先進的驗證和調(diào)試挑戰(zhàn)的。
|
| 必備條件 |
?? 一定的 FPGA 設計及調(diào)試經(jīng)驗 |
| 課程概要 |
?? 最大化 ChipScope Pro 工具核的性能
?? 將對設計的負面時序影響降至最低
?? 使用可以加強和擴展 ChipScope Pro 工具性能的技術
?? 實現(xiàn)和確定遠程調(diào)試的優(yōu)勢
?? 分析、設置和調(diào)試高速串行 I/O 設計*
?? 利用 Agilent 解決方案克服存儲器問題，并執(zhí)行系統(tǒng)級調(diào)試*
|
| 實驗介紹 |
實驗 1. 為現(xiàn)有設計添加 ILA 核 - 您將使用內(nèi)核插入器工具流程來將 ChipScope Pro工具 ILA 核插入到設計中，以便迅速找出和解決簡單的邏輯問題。
實驗 2. 添加用于遠程監(jiān)控的 ILA 與 VIO 核 - 您將會將 ICON、ILA 和 VIO 核例示到VHDL 或 Verilog 設計中，并練習監(jiān)視感興趣的信號和從外部驅(qū)動選擇的控制信號。
實驗 3. 方法和技巧 - 該實驗將在您探索數(shù)據(jù)質(zhì)量鑒定、交叉時鐘域分析和過采樣技巧的過程中向您展示 ChipScope Pro 工具解決方案的靈活性。
實驗 4. 實現(xiàn)遠程調(diào)試* - 該實驗展示了如何在整個網(wǎng)絡范圍內(nèi)使用 ChipScope Pro 工具。您將會連接到其它隊伍的電路板上，下載您的比特流，并通過您的機器遠程監(jiān)視其它隊伍的電路板。
實驗 5. 高速串行 I/O 調(diào)試和驗證* - 您將會利用 Xilinx ChipScope Pro 串行 I/O 工具套件在 Virtex?-5 FPGA 內(nèi)實現(xiàn) RocketIO? 收發(fā)器。您將會為 Virtex-5 XC5VLX50T 器件生成ChipScope Pro 工具 IBERT 設計，并且為 ML505 板定制設計。然后，您將會連接到 ML505 板上的2 個 GTP 上，并且利用ChipScope Pro 分析器工具來控制 GTP 參數(shù)和監(jiān)視其效果。
實驗 6. 插入 Agilent ATC2 測量核，并利用 FPGA 動態(tài)探針查看內(nèi)部活動* - 您將會通過使用 Agilent ATC2 核、FPGA 動態(tài)探針和虛擬邏輯分析器來利用外部存儲器資源，從而滿足存儲器需求。
實驗 7. 利用 Agilent FPGA 動態(tài)探針進行系統(tǒng)級調(diào)試** - 您將會了解如何使用 Agilent解決方案來縮短證實和確定 FPGA 系統(tǒng)內(nèi)的問題根源所需的時間。 |
|
課程表 聯(lián)系我 在線聊 報名 付款 我們 QQ聊 切換寬屏